# BEST AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-008039

(43)Date of publication of application: 10.01.1997

(51)Int.CI.

H01L 21/3205 H01L 21/304

(21)Application number: 07-158835

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

26.06.1995


(72)Inventor: ABE KAZUHIDE


# (54) FORMATION OF BURIED WIRING AND BURIED WIRING


(57)Abstract:

PURPOSE: To provide a formation method of a buried wiring which can ensure flatness of a polishing surface and a buried wiring.

CONSTITUTION: An insulation layer 12 is etched for forming a groove pattern 13 in the insulation layer 12 and an island pattern 14 which is formed of the insulation layer 12 and is almost as high as the layer 12 inside the groove pattern 13 at a fixed interval. A conductive layer 15 is formed on the insulation layer 12 to bury the inside of the groove pattern 13. The conductive layer 15 is polished by chemical and mechanical polishing until the insulation layer 12 is exposed and a buried wiring 15 composed of the conductive layer 15 is formed inside the groove pattern 13. Thereby, the conductive layer 15 is chemically and mechanically polished making an opening width of the groove pattern 13 partially narrow and a buried wiring 16 wherein dishing phenomenon is prevented is formed.







## LEGAL STATUS

[Date of request for examination]

23.02.2001

[Date of sending the examiner's decision of

03.12.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of 2003-00041 rejection]

[Date of requesting appeal against examiner's 06.01.2003 decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出願公開發号

# 特開平9-8039

(43)公嗣日 平成9年(1997)1月10日


(51) Int.CL*	織別配号	庁内整理番号	ΡI			技術表示會所
HOIL 21/320	5		HOIL	21/88	]	K
21/304	3 2 1			21/304	321	S
					3 2 1 M	
			21/88		В	
			由在前外	水箭床 対	商求項の数3	OL (全5頁)
(21)出顯番号	特徽平7-158835		(71)出職人	0000002	295	
				沙电気:	工资株式会社	
(22) 出顧日	平成7年(1995)6月26日			建京都	整区虎ノ門1丁目	目7番12号
			(72)発明者	<b>阿部</b> -	<b>-英</b>	
					巻区虎ノ門1丁F 武会社内	37番12号 神祗気
			(74)代理人		銀色 日本	

# (54)【発明の名称】 埋め込み配線の形成方法及び埋め込み配線

# (57)【要約】

【目的】 研磨表面の平坦化を確保できる坦め込み配線 の形成方法及び埋め込み配線を提供する。

【構成】 総練層12をエッチングすることによって、 総練層12に溝バターン13を形成すると共に絶練層1 2からなり総練層12とはば同じ高さに達する島バター ン14を溝バターン13内に所定間隔で形成する。海バターン13内を埋め込む状態で、絶練層12上に導電層 16を成膜する。総縁層12が露出するまで導電層15 を化学的機械研磨によって研磨し、溝バターン13内に 導電層15からなる坦め込み配線15を形成する。これ によって、溝バターン14の関口幅を部分的に狭くした 状態で導電層15の化学的機械研磨を行い、ディッシン グ現象を防止した坦め込み配線16の形成が行われる。



思1実施御を説明する第1回

(2)

## 【特許請求の範囲】

[請求項1] 絶縁層をエッチングすることによって、 当該絶縁層に溝バターンを形成すると共に当該絶縁層か ちなり当該絶縁層とほぼ同じ高さに達する島バターンを 当該溝バターン内に所定間隔で形成する工程と、

1

前記溝バターン内を埋め込む状態で、前記絶縁層上に導電層を成膜する工程と、

前記絶縁層が露出するまで前記導電層を化学的機械研磨 によって研磨し、前記操バターン内に当該導電層からな る埋め込み配線を形成する工程と、を行うことを特徴と 10 する埋め込み配線の形成方法。

【詰求項2】 ・絶縁層に形成された潜バターンと、 当該 漢バターン内に形成された埋め込み配線において、

前記埋め込み配線内には、前記操バターンの底面から前 記絶線層の上面高さに建すると共に当該絶縁層と同様の 材質からなる島バターンが所定間隔で配置されていることを特徴とする埋め込み配線。

【請求項3】 請求項2記載の埋め込み配線において、前記各島パターンは、前記潜パターンの短手方向に配置される各島パターンが長手方向に重なりを待って配置されていることを特徴とする埋め込み配線。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、短め込み配線の形成方法及び退め込み配線に関し、特には半導体装置に用いられる埋め込み配線の形成方法及び埋め込み配線に関する。

## [0002]

【従来の技術】近年、半導体装置の製造工程では、化学的機械研磨(Chesmal Mechanical Polishing:以下、C 30 MPと記す)法を用いて埋め込み配線を形成する方法の開発が進められている。この方法では、先ず、絶縁膜に形成した海バターン内を埋め込む状態で絶縁膜上に導電層を成膜した後、CMP法によって絶縁膜上面が露出するまで上記導電層を研磨する。この研磨によって、海バターン内にのみ残った導電層を配複とする。この方法では、腐食性のエッチングガスを用いることなくかつ基板温度を上昇させることなく導電層のバターニングを行うことができるため、配線の信頼性を向上させることが可能になると共に、近年配線材料として注目されている銅 40 のバターン加工が容易になる。

### [0003]

【発明が解決しようとする課題】しかし、上記半導体装置の製造方法では、CMP法における研磨の終点検出方法が確立されていないため、研磨時間を多めに設定して総練験上の導電層を完全に除去するようにしている。このため、総縁機に形成した潜バターン内の導電層にまで研磨が達する。このように、海バターン内にまで研磨が達した場合には、海バターンの関口線帽に依存して導電層の研磨が多く進むいわゆるディッシング現象が生じる 50

ため、坦め込み配線の上面に窪みが形成される。このディッシングによる窪みは、10μm以上の配線帽の埋め込み配線では150nm以上の深さになる。したがって、研磨表面を平坦化することができない。

[0004]そして、例えば上記研磨表面上に層間絶縁 膜を成膜すると、この層間絶縁膜の表面に研磨表面の窪 み形状が現れる。このような衰面形状の層間絶縁膜に、 上記と同様の手順でCMP法を用いて上層理め込み配線 を形成すると、層間絶縁膜に形成した溝バターン内の他 に上記窪み形状内にも導電層が残る。そして、溝バター ン内の導電層すなわち上層埋め込み配線間に上記窪み形 状が位置する場合、この窪み形状内に残った導電層によって上層理め込み配線間がショートしてしまう。したがって、多層配線構造の信頼性を確保することが困難になる。

## [0005]

【課題を解決するための手段】上記の課題を解決するための本発明の埋め込み配線の形成方法は、絶縁層をエッチングすることによって当該絶縁層に潜パターンを形成する際、当該潜パターン内に所定間隔で当該絶縁層からなる島パターンを形成する。その後、絶縁層上に成績した導電層を化学的機械研磨によって研磨して滞パターン内に導電層からなる望め込み配線を形成することを特徴としている。

【0006】また、本発明の埋め込み配線は、埋め込み配線内に、この潜パターンの底面から絶縁層の上面高さに達すると共に当該絶縁層と同様の特質からなる島パターンを所定間隔で配置してなることを特徴としている。 【0007】

【作用】上記埋め込み配線の形成方法では、絶練層に満 パターンを形成する際に当該溝バターン内に当該絶縁層 からなる島バターンを形成することによって、部分的な 関口幅が狭い溝バターンが形成される。このため、絶縁 層上の導電層を化学的機械研磨する際には、研磨が当該 絶練層にまで達した後に、関口幅が広い溝バターン内の 導電層が絶縁層よりも速く研磨されるディッシング現象 が防止され、埋め込み配線の表面が平坦化される。

【① ① ① ② 】また、上記埋め込み配線の内部には、 漢パターンの底面から絶縁層の上面高さに達する絶縁層と同様の特質の島バターンが配置されていることから、 漢パターンの部分的な関口幅が強くなる。このため、 当該退め込み配線は、 開口幅が広い溝バターン内の導電層が絶縁層よりも速く研磨されるディッシンク現象を防止した 化学的機械研磨によって形成されたものになる。

### [0009]

【実施例】以下、本発明の実施例を図面に基づいて説明する。図1(1)~(3)は、本発明の請求項1記載の 退め込み配線の形成方法を示す要部断面図であり、特に 図1(3)は請求項2記載の坦め込み配線の一例を示す 要部断面図である。ここでは、これらの図を用いて、請

3/8/2005

(3)

求項2記載の埋め込み配線を形成する方法を第1 実施例 として説明する。

【0010】先ず、図1(1)に示す第1工程では、例えば、シリコンのような半導体からなる基板11上に総縁層12を成議する。この絶縁膜12としては、酸化シリコン系の膜、窒化シリコン系の膜またはその他の絶縁性村村で構成される膜が用いられ、ここでは酸化シリコン競を用いることとする。次いで、リソグラフィー法によって、ここでは図示しないレジストパターンを絶縁層12上に形成する。その後、このレジストパターンを他縁層12上に形成する。その後、このレジストパターンをでスクにしたエッテングによって、絶縁層12に溝バターン13を形成すると共に、溝パターン13内に絶縁層12からなる複数の島パターン14を残す。

【0011】上記漢パターン13は、バッド部分や配線 部分を含む埋め込み配線形成用のものであり、例えば関 口帽 $W=10\mu$ m、深さD=0.  $35\mu$ mで形成する。そして、上記島パターン14は、例えば上面が0.  $3\mu$ m×0.  $3\mu$ mの広さの正方形であり、長手方向及び短手方向に隣接する島パターン14間及び漢パターン13の側壁との間に、所定間隔d、、d、で規則正しく配置 20 される。

【0012】とこで図2には、上記溝バターン内の埋め 込み配線と絶縁層とをCMP法によって研磨する際の、 湯パターンの開口幅とディッシング現象によって潜パタ ーン内の導電層表面に生じる窪みの深さとの関係を示 す。このグラフから、漫パターンの開口幅が 1 μ m以下 の範囲では当該溝バターン内の埋め込み配線にはディッ シング現象による窪みが生じないことがわかる。このた め、図1(1)に示した各島パターン14間の間隔をd , d<sub>x</sub> = 0. ? 1 μmに設定し、各島パターン 1 4 間。 が1μm以下になるようにする。但し、簡略化のため図 面上では達パターン13の短手方向に3列の島パターン を配列した状態を示したが、短手方向には13列の島バ ターンが配列されることになる。尚、島バターン14の 上面の形状及び上面論は限定されるものではない。ま た。島バターン14の配置間隔も、後の工程で行われる 導電層の研磨量によって、潜パターン 13内の導電層に ディッシング現象による窪みが生じない間隔であれば、 上記に限定される値ではない。

【0013】次に、漢パターン13の内壁及び島パター 40ン14の裏出表面を含む絶縁層12の上面に、ここでは図示しない下地層を成膜する。この下地層は、次の工程で成膜する導電層と絶縁層12との密着層及び拡散防止層になる材質を用いることとし、上記導電層として例えば銅を用いる場合には、上記下地層には、例えばCVD法によって30nmの膜厚に成膜した窒化チタン膜を用いる。

【0014】次に、図1(2)に示す第2工程では、海 パターン13内を題め込む状態で、絶縁層12上に導電 層15を成膜する。導電層15としては、アルミニウ ム、銅、不純物を拡散させたポリシリコン等が用いられ、ここでは銅を用いることとする。この場合、スパッタ法によってり、4μmの膜厚で銅からなる導電層15を成膜した後、ここで用いたスパッタ装置内の真空を破壊することなく450℃の温度で30分間の熱処理を行う。これによって、導電層15を溝バターン13内にフローさせて当該導電層15の表面を平坦化する。

【0015】その後、図1(3)に示す第3工程では、 総練層12の上面が露出するまでCMP法によって導電 層16を上面から研磨する。ここでは、総縁層12上面 の準電層15及び上記下地層が完全に除去されるまで導 電層15及び当該下地層を研磨して溝バターン13内に のみ準電層16を残す。これによって、導電層15から なる埋め込み配線16が形成される。この埋め込み配線 16は、溝バターン13の底面から絶縁層12の上面高 さに達すると共に絶縁層12と同様の特質からなる島バ ターン14が所定間隔 d. . d. で配置されたものにな る。

【①①16】上記埋め込み配線の形成方法では、島バターン14の配置間隔を上記のように設定したことによって、清バターン13の部分的な関口幅が1ヵm以下になり、清バターン13内の壊電層15すなわち埋め込み配線16にディッシング現象を発生させることなく研磨が進行する。したがって、研磨表面17を平坦に保って埋め込み配線16を形成することが可能になる。

【0017】とのため、図3に示すように、廻め込み配 級16の上面を含む絶縁層12上に成職した層間絶縁層 31の表面が平面形状になる。そして、この層間絶縁膜 31に捧パターン32とととでは図示しない廻め込み配 譲16を露出させるスルーホールとを形成した後、上記 図1(2), (3)に示した第2工程及び第3工程と同 機にCMP法を用いて濃パターン32内に上層埋め込み 配簿33を形成した場合、層間絶縁層31の表面上の一 部分に導電層が残ることはない。このため、上層埋め込 み配線33間が導電層残りによってショートすることが 防止される。したがって、埋め込み配線16及び上層坦 め込み配線33で構成された多層配線構造の信頼性を確 保するとが可能になる。尚、上層坦め込み配線33が形 成される溢パターン32内に、上記の図1(1)の第1 工程で示したと同様にして島パターンを形成することに よって、さらに多層化が進んだ場合の多層配線の信頼性 を確保できる。

【0018】以上のように、信頼性の高い埋め込み配線 の形成が可能になることから、ドライエッチングによる 加工では信頼性に課題があった銅配線をドライエッチン グフリーな工程で形成することが可能になる。すなわ ち、RIEのようなドライエッチングによる銅配線の形 成では、基板温度を高温にする必要がある。しかし、基 板温度を高温にすることによって、銅配線の下地となる パリアメタルが熱ストレスによる影響を受けて銅配線が (4)

剝がれる場合があった。また、高温でのドライエッチン グでは、エッチングガス成分である塩素と銅との化合物 がチャンパ内壁に付着することによってエッチングレー トが変動する場合があった。このように、ドライエッチ ングによる配線形成技術では、半導体装置への銅配線の 適用は困難であった。しかし、上記のようにドライエッ チングフリーな工程で銅配線を形成することを可能にし たことで、半導体装置への銅配線の適用を実用化するこ とが可能になる。

例を示す要部断面図である。この埋め込み配線16は、 上記第1実施例で示した埋め込み配線16の島バターン 14の上面形状を0.3μm×15μmのライン形状に したものである。そして、この島パターン14は、揺パ ターン13の長手方向に対してその長辺が平行になるよ うに配置され、短手方向に位置する各島パターン14間 または島バターン14と溝バターン13の側壁との間が d、=1 µm以下の間隔に保たれるように配置される。 尚、島バターン14の上面の縦衛比及び上面領域限定さ れるものではない。また、島バターン14の配置間隔 も、後の工程で行われる導電層の研磨量によって、操バ ターン13内の導電層にディッシング現象による程みが 生じない間隔であれば、上記に限定される値ではない。 【0020】上記模成の埋め込み配線16は、埋め込み 配線16の短手方向が島バターン14によって遮断され た状態になっている。このことから、エレクトロマイグ レーションやストレスマイグレーションによって埋め込 み配線16にボイドが形成された場合に、このボイドが 坦め込み配線16の短手方向を横断することが防止さ れ、埋め込み配線16が断線することを防止できる。こ れによって、電流密度が高くなる太い配線の信頼性の向 上を図ることが可能になる。

[0021]また、上記埋め込み配線16は、図1で示 したと同様の手順で製造される。この際、埋め込み配根 16の短手方向を遮断する島バターン14は、1µm以※ \*下の間隔で配置されることから、上記第1実施例で形成 した埋め込み配線と同様に、ディッシング現象を防止し た化学的機械研磨によって形成されたものになる。 [0022]

6

【発明の効果】以上説明したように本発明の廻め込み配 線の形成方法によれば、絶縁層の違バターン内に島バタ ーンを形成して当該揚バターンの部分的な関口帽を狭め ることによって、絶縁圏上の導電圏を化学的機械研磨し て溝バターン内に坦め込み配線を形成する際に埋め込み 【①①19】次に示す図4は、埋め込み配線の第2実施 10 配線の表面にディッシング現象による窪みが形成される ことを防止できる。したがって、研磨表面の平坦性が確 保され、週め込み配線を適用した多層配線の信頼性の向 上を図ることが可能になる。

> 【10023】また、本発明の钽め込み配線によれば、絶 縁膜の漢パターン内に形成された埋め込み配線内に絶縁 層の上面高さに達する島バターンを配置して排バターン の部分的な関口帽を狭くすることで、当該埋め込み配線 をディッシング現象を防止した化学的機械研磨によって 形成したのものにすることが可能になる。したがって、 絶縁層及び埋め込み配線表面の平坦性を確保し、埋め込 み配線を用いた多層配線の信頼性の向上を図ることが可 能になる。

【図面の簡単な説明】

【図1】第1実施例を説明する第1図である。

【図2】配線帽とディッシング深さを示すグラフであ


【図3】第1実施例を説明する第2図である。

【図4】第2実施例を説明する図である。

【符号の説明】


- 12 絶縁層
  - 13 襟パターン
  - 14 島パターン
  - 導電層 15
  - 坦め込み配線

[図2]



配線幅とディッシング深さを示すグラフ


[図3]





第1実施例を説明する第2図


(5)

特開平9-8039









第1実施例を説明する第1図

特開平9-8039

```
【公報復制】特許法第17条の2の規定による補正の掲載
【部門区分】第7部門第2区分
【発行日】平成13年11月9日(2001.11.9)
【公開香号】特開平9-8039
【公開日】平成9年1月10日(1997.1.10)
【年通号数】公開特許公報9-81
【出願香号】特願平7-158835
【国際特許分類第7版】
HO11 21/3205
21/304 321
```

#### 【手統領正書】

【鍉出日】平成13年2月23日(2001.2.2 3)

321 M

【手続緒正1】

【補正対象書類名】明細書

21/88

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

# 【特許請求の範囲】

【請求項1】 絶縁層に溝バターンを形成するとともに 当該絶縁層からなり当該絶縁層とほぼ同じ高さに達する 島バターンを当該溝バターン内に所定間隔で形成する工 程と

前記絶縁層上に導電層を成膜し、前記溝バターン内を埋め込む工程と、

前記絶縁層が露出するまで前記導電層を化学的機械研磨 によって研磨し、前記漢パターン内に当該導電層からな る壁め込み配線を形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項2】 潜パターンを備えた絶縁層と、当該操パターン内に形成された理め込み配線とを有する半導体装置において、

前記埋め込み配線内には、前記達パターンの底面から前 記絶練層の上面に達する高さを有する当該絶縁層からな る島パターンが所定間隔で配置されていることを特徴と する半導体装置。

【請求項3】 潜バターンを備えた絶縁圏と、前記滞バターン内に形成された坦め込み配線とを有する半導体装置において、

前記溝バターン内には、前記溝バターンより所定間隔離

間して配置されるとともに、前記型の込み配線の上面に 露出する高さを有した絶縁材料より形成される島バター ンが設けられていることを特徴とする半導体装置。

【請求項4】 請求項3記載の半導体装置において、 前記島パターンの高さは、略前記簿パターンの底面から 前記絶縁層の上面に達する高さであることを特徴とする 半週体装置。

【請求項5】 請求項3記載の半導体装置において、 前記潜バターンには、互いに隣接する複数の前記島バタ ーンが設けられていることを特徴とする半導体装置。

【請求項6】 請求項5記載の半導体装置において、 前記隣接する複数の島バターン間の間隔は1μm以下で あることを特徴とする半導体装置。

【請求項7】 潜バターンを備えた絶録圏と、前記操バターン内に形成された坦め込み配線とを有する半導体装置において、

前記溝パターン内には、前記溝パターンより所定間隔離間して配置されるとともに、前記想め込み配線の上面に露出する高さを有した総練材料より形成されるライン形状の島パターンが設けられていることを特徴とする半導体装置。

【請求項8】 請求項7記載の半導体装置において、 前記ライン形状の島バターンの高さは、略前記譜バター ンの底面から前記絶縁層の上面に達する高さであること を特徴とする半導体装置。

【請求項9】 請求項7記載の半導体装置において、 前記清パターンには、互いに隣接する複数の前記ライン 形状の島パターンが設けられており、前記復数のライン 形状の島パターンは、それぞれ略平行に配置されている ことを特徴とする半導体装置。

【請求項10】 請求項9記載の半導体装置において、

-浦 1-

特開平9-8039

前記隣接する複数のライン形状の島バターン間の間隔は 1 μm以下であることを特徴とする半導体装置。

【請求項11】 半導体基板と、

前記半導体基板上に形成される第1端パターンを備えた 第1絶縁層と、

前記第1塔バターン内に形成される第1埋め込み配線と、 前記第1塔バターンより所定間隔離間して配置されると ともに、前記第1埋め込み配線の上面に露出する高さを 有した絶縁材斜より形成される島バターンと、

前記第1絶縁層および前記第1週め込み配線上に設けられ、第2海バターンと前記第1埋め込み配線を露出させるスルーホールとを備えた第2総縁層と、

前記スルーホールおよび前記第2 漂バターン内に形成される第2 埋め込み配線とを有することを特徴とする半導体装置。

【請求項12】 半導体基級と、

前記半導体基板上に形成される第1選パターンを備えた 第1絶縁層と、

前記第1塔バターン内に形成される第1壁め込み配線と、前記第1塔バターンより所定間隔離間して配置されるとともに、前記第1短め込み配線の上面に露出する高さを有した絶縁材料より形成されるライン形状の島バターンと

前記第1絶縁層および前記第1週め込み配線上に設けられ、第2掃バターンと前記第1埋め込み配線を露出させるスルーホールとを備えた第2絶縁層と、

前記スルーホールおよび前記第2溝バターン内に形成される第2 埋め込み配線とを有することを特徴とする半導体装置。

【詰求項13】 請求項11または詰求項12いずれか 記載の半導体装置において.

前記島パターンの高さは、略前記操パターンの底面から 前記絶縁層の上面に達する高さであることを特徴とする 半導体装置。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、埋め込み配線の形成方法及び埋め込み配線に関し、特には半導体装置に用いられる埋め込み配線の形成方法及び埋め込み配線に関する。

### [0002]

【従来の技術】近年、半導体装置の製造工程では、化学的機械研磨(Chemcal Mechanical Polishing:以下、CMPと記す)法を用いて埋め込み配線を形成する方法の開発が進められている。この方法では、先ず、絶縁層に形成した操パターン内を埋め込む状態で絶縁層上に導電層を成膜した後、CMP法によって絶縁層上面が露出するまで上記導電層を研磨する。この研磨によって、操パターン内にのみ残った導電層を配線とする。この方法では、腐食性のエッチングガスを用いることなくかつ基板

温度を上昇させることなく壊電層のパターニングを行う ことができるため、配線の信頼性を向上させることが可 能になると共に、近年配線材料として注目されている銅 のパターン加工が容易になる。

100031

【発明が解決しようとする課題】しかし、上記半導体装置の製造方法では、CMP法における研磨の終点検出方法が確立されていないため、研磨時間を多めに設定して、経緯層上の導電層を完全に除去するようにしている。このため、経緯層に形成した溝バターン内の導電層にまで研磨が達する。このように、溝バターン内にまで研磨が達した場合には、溝バターンの関口線帽に依存して導電層の研磨が多く進むいわゆるディッシング現象が生じるため、複め込み配線の上面に窪みが形成される。このディッシングによる窪みは、10μm以上の配線帽の埋め込み配線では150nm以上の深さになる。したがって、研磨表面を平坦化することができない。

【0004】そして、例えば上記研磨表面上に層間絶縁 膜を成膜すると、この層間絶縁膜の表面に研磨表面の窪 み形状が現れる。このような表面形状の層間絶縁膜に、 上記と同様の手順でCMP法を用いて上層埋め込み配線 を形成すると、層間絶縁膜に形成した溝バターン内の他 に上記窪み形状内にも導電層が残る。そして、溝バター ン内の導管層すなわち上層埋め込み配線間に上記窪み形 状が位置する場合、この窪み形状内に残った導電層によって上層埋め込み配線間がショートしてしまう。したが って、多層配線構造の信頼性を確保することが困難にな る。

### [0005]

【課題を解決するための手段】上記の課題を解決するための本発明の半導体装置の製造方法は、総縁層に溝バターンを形成するとともに、当該総縁層からなり当該総縁層とほぼ同じ高さに達する島バターンを当該溝バターン内に所定間隔で形成する。その後、絶縁層上に成職した連電層を化学的機械研磨によって研磨して溝バターン内に導電層からなる埋め込み配線を形成することを特徴としている。

【0006】また、本発明の半導体装置は、滞バターンを備えた絶縁層と、この溝バターン内に形成された坦め込み配線とを有する半導体装置において、坦め込み配線内に、この溝バターンの底面から絶縁層の上面に達する高さを有する前記絶縁層からなる島バターンが所定間隔で配置されていることを特徴としている。

[0007]

- 絹 2-

特開平9-8039

電層が絶縁層よりも速く研磨されるディッシング現象が 防止され、埋め込み配線の表面が平坦化される。

【0008】また、上記半導体装置では、絶縁層に設けられた埋め込み配線の内部に、滞パターンの底面から絶縁層の上面高さに達する島バターンが配置されていることから、滞パターンの部分的な関口幅が狭くなる。このため、当該埋め込み配線は、関口幅が広い滞パターン内の導電層が絶縁層よりも遠く研磨されるディッシング現象を防止した化学的機械研磨によって形成されたものになる。

### [0009]

【実施例】以下、本発明の実施例を図面に基づいて説明する。図1(1)~(3)は、本発明の半導体装置の製造方法の一例を示す要部断面図であり、特に図1(3)は本発明の半導体装置の一例を示す要部断面図となっている。ここでは、先ず、これらの図を用いて、本発明の半導体装置の製造方法の第1実施例を説明する。

【0010】先ず、図1(1)に示す第1工程では、例えば、シリコンのような半導体からなる基板11上に総縁層12を成勝する。この<u>絶縁層12</u>としては、酸化シリコン系の膜、窒化シリコン系の膜またはその他の絶縁性特料で構成される膜が用いられ、ここでは酸化シリコン膜を用いるとととする。次いで、リソグラフィー法によって、ここでは図示しないレジストバターンを絶縁層12上に形成する。その後、このレジストバターンを絶縁層12上に形成する。その後、このレジストバターンを絶縁層12に形成すると共に、溝バターン13を形成すると共に、溝バターン13内に絶縁層12からなる複数の島バターン14を繋す。

【0.011】上記港バターン1.3は、バッド部分や配線 部分を含む埋め込み配線形成用のものであり、例えば関ロ帽W= $1.0\,\mu$ m、深さD=0.  $3.5\,\mu$ mで形成する。そして、上記島バターン1.4は、例えば上面が0.  $3\,\mu$ m×0.  $3\,\mu$ mの広さの正方形であり、長手方向及び短手方向に隣接する島バターン1.4間及び港バターン1.3の側壁との間に、所定間隔 $d_1$ .  $d_2$ で規則正しく配置される。

【0012】ここで図2には、上記港バターン内の埋め込み配線と総録層とをCMP法によって研磨する際の、 滞バターンの開口幅とディッシング現象によって溝バターン内の導電層表面に生じる窪みの深さとの関係を示す。このグラフから、溝バターンの開口幅が1μm以下の簡囲では当該溝バターン内の埋め込み配線にはディッシング現象による窪みが生じないことがわかる。このため、図1(1)に示した各島バターン14間の間隔をすい、d<sub>1</sub>=0.71μmに設定し、各島バターン14間が1μm以下になるようにする。但し、簡略化のため図面上では溝バターン13の短手方向に3列の島バターンを配列した状態を示したが、短手方向には13列の島バターンが配列されることになる。尚、島バターン14の上面の形状及び上面論は限定されるものではない。また、 島バターン14の配置間隔も、後の工程で行われる導電 層の研磨量によって、溝バターン13内の導電層にディッシング現象による蹇みが生じない間隔であれば。上記 に限定される値ではない。

【①①13】次に、漢パターン13の内壁及び島バターン14の露出表面を含む絶縁層12の上面に、ここでは図示しない下地層を成膜する。この下地層は、次の工程で成膜する導電層と絶縁増12との密着層及び拡散防止層になる材質を用いることとし、上記導電層として例えば銅を用いる場合には、上記下地層には、例えばCVD法によって30nmの順厚に成膜した窒化チタン膜を用いる。

【①①14】次に、図1(2)に示す第2工程では、満パターン13内を埋め込む状態で、絶縁圏12上に導電圏15を成膜する。導電圏15としては、アルミニウム、銅、不純物を拡散させたポリシリコン等が用いられ、ここでは銅を用いることとする。この場合、スパッタ法によって①. 4μmの機厚で銅からなる導電圏15を成勝した後、ここで用いたスパッタ装置内の真空を破壊することなく450℃の温度で30分間の熱処理を行う。これによって、導電圏15を満パターン13内にフローさせて当該準電圏15の表面を平坦化する。

【①①15】その後、図1(3)に示す第3工程では、経練層12の上面が露出するまでCMP法によって準電層15を上面から研磨する。ここでは、経練層12上面の準電層15及び上記下地層が完全に除去されるまで導電層15及び当該下地層を研磨して溝バターン13内にのみ準電層15を残す。これによって、導電層15からなる埋め込み配線16が形成される。この埋め込み配線16は、濃パターン13の底面から絶練層12の上面高さに達すると共に絶縁層12と同様の特質からなる島バターン14が所定間隔di, diで配置されたものになる

【0016】上記方法では、島バターン14の配置間隔を上記のように設定したことによって、海バターン13の部分的な関口幅が1μm以下になり、海バターン13内の準電層15すなわち埋め込み配線16にディッシング現象を発生させることなく研磨が進行する。したがって、研磨表面17を平坦に保って埋め込み配線16を形成することが可能になる。

【0017】とのため、図3に示すように、坦め込み配線16の上面を含む絶縁層12上に成膜した層間絶縁層31の表面が平面形状になる。そして、この層間絶縁膜31に滞パターン32とことでは図示しない坦め込み配線16を露出させるスルーホールとを形成した後、上記図1(2),(3)に示した第2工程及び第3工程と同様にCMP法を用いて滞パターン32内に上層埋め込み配線33を形成した場合、層間絶縁層31の表面上の一部分に導電層が残ることはない。このため、上層埋め込みみ配線33間が適電層残りによってショートすることが

-鶲 3-